(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-36356

(P2001 - 36356A)

(43)公開日 平成13年2月9日(2001.2.9)

(51) Int.Cl.7		識別記号	FI		Ť	-7]-ド(参考)
H03F	3/45		H03F	3/45		5J066
	1/32			1/32		5 J O 9 O
	3/34			3/34	С	5 J O 9 1

審査請求 未請求 請求項の数4 OL (全 9 頁)

(21)出願番号	特願平11-209389	(71)出顧人	000002185	
(22) 出顧日	平成11年7月23日(1999.7.23)	(72)発明者	ソニー株式会社 東京都品川区北品川6丁目7番35号 平林 教志 東京都品川区北品川6丁目7番35号 一株式会社内	ソニ


最終頁に続く

(54) 【発明の名称】 電圧-電流コンパータ回路及び高利得増幅回路

(57)【要約】

【課題】 少ない素子数でリニアリティが改善された高利得増幅器を実現して、低消費電力化とICチップ面積の縮小を図る。

【解決手段】 MOSトランジスタM1, M2を含む第1の差動対回路と、上記MOSトランジスタ差動対回路のソース端子の各々にドレイン端子をそれぞれ接続した、MOSトランジスタM3, M4を含む第2の差動対回路と、上記第2の差動対回路のソース間に接続した抵抗素子(2R1)とを設置し、MOSトランジスタM3, M4の各々のゲートを、互いに相手側のMOSトランジスタのドレインに接続し、かつ前記2つのMOSトランジスタのソースを、それぞれ、電流源10を介して接地する。



【特許請求の範囲】

【請求項1】 第1のMOSトランジスタ差動対回路と、前記第1のMOSトランジスタ差動対回路のソース端子の各々にドレイン端子をそれぞれ接続した第2のMOSトランジスタ差動対回路と、前記第2のMOSトランジスタ差動対回路のソース間に接続した抵抗素子とを有し、前記第1のMOSトランジスタ差動対回路のゲート端子を入力電圧端子とし、ドレイン端子を出力電流端子とする電圧一電流コンバータ回路において、

1

前記第2のMOSトランジスタ差動対回路の互いに相補的な2つのMOSトランジスタの各々のゲートが、互いに相手側のMOSトランジスタのドレインに接続され、かつ前記2つのMOSトランジスタのソースが、それぞれ、電流源を介して接地されていることを特徴とする電圧一電流コンバータ回路。

【請求項2】 第1のMOSトランジスタ差動対回路と、前記第1のMOSトランジスタ差動対回路のソース端子の各々にドレイン端子をそれぞれ接続した第2のMOSトランジスタ差動対回路とを有し、前記第1のMOSトランジスタ差動対回路のゲート端子を入力電圧端子とし、ドレイン端子を出力電流端子とする電圧一電流コンバータ回路において、

前記第2のMOSトランジスタ差動対回路の互いに相補的な2つのMOSトランジスタの各々のゲートが、互いに相手側のMOSトランジスタのドレインに接続され、かつ前記2つのMOSトランジスタのソースが、それぞれ、抵抗素子を介して接地されていることを特徴とする電圧一電流コンバータ回路。

【請求項3】 第1のMOSトランジスタ差動対回路と、前記第1のMOSトランジスタ差動対回路のソース 30 端子の各々に第1の抵抗素子を介してドレイン端子をそれぞれ接続した第2のMOSトランジスタ差動対回路と、前記第2のMOSトランジスタ差動対回路のソース間に接続した第2の抵抗素子と、前記第2のMOSトランジスタ差動対回路のドレイン間に接続したインピーダンス素子とを有し、前記第1のMOSトランジスタ差動対回路のゲート端子を入力電圧端子とし、ドレイン端子を出力電流端子とする高利得増幅回路において、

前記第2のMOSトランジスタ差動対回路の互いに相補的な2つのMOSトランジスタの各々のゲートが、互い 40に相手側のMOSトランジスタのドレインに接続され、かつ前記2つのMOSトランジスタのソースが、それぞれ、電流源を介して接地されていることを特徴とする高利得増幅回路。

【請求項4】 第1のMOSトランジスタ差動対回路と、前記第1のMOSトランジスタ差動対回路のソース端子の各々に第1の抵抗素子を介してドレイン端子をそれぞれ接続した第2のMOSトランジスタ差動対回路と、前記第2のMOSトランジスタ差動対回路のドレイン間に接続したインピーダンス素子とを有し、前記第1

のMOSトランジスタ差動対回路のゲート端子を入力電 圧端子とし、ドレイン端子を出力電流端子とする高利得 増幅回路において、

前記第2のMOSトランジスタ差動対回路の互いに相補的な2つのMOSトランジスタの各々のゲートが、互いに相手側のMOSトランジスタのドレインに接続され、かつ前記2つのMOSトランジスタのソースが、それぞれ、第2の抵抗素子を介して接地されていることを特徴とする高利得増幅回路。

10 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、電圧一電流コンバータ回路及び高利得増幅回路に関し、特に、リニアリティ(Linearity)、すなわち直線性を改善した高利得増幅回路を、MOSトランジスタ差動対回路を使用して実現する電圧一電流コンバータ回路及び高利得増幅回路に関する。

[0002]

【従来の技術】従来、通信装置やデータ記録装置の高度 20 化と共に、増幅器の高利得化とリニアリティの改善が要求されている。

【0003】図5は、従来のMOSトランジスタ差動対 回路を含む電圧一電流コンバータ回路の回路構成を示す 回路図である。図5に示す従来のMOSトランジスタ差 動対回路を含む電圧一電流コンバータ回路においては、 そのドレイン電流I1,I2は、後述する(1)式で与えら れる。

【0004】従って、従来の電圧一電流コンバータ回路は、その電圧一電流変換比を示す動作特性グラフは、リニアリティの良い範囲が非常に狭くなっていた。このため、従来は、必要とされるリニアリティを確保する手段として、MOSトランジスタ差動対のソース間に抵抗を挿入し、ダイナミックレンジを広げる方法が考えられている。

【0005】しかし、上記の従来方法では、その副作用として、アンプのコンダクタンスおよびゲインを下げてしまう弊害がある。このため、さらに、MOSトランジスタ差動対のソース間に抵抗を挿入せずにリニアリティを稼ぐ方法が従来から様々に提案されてきた。

2 【0006】図6は、従来のリニアリティ改善を意図したMOSトランジスタ差動対回路を含む電圧一電流コンバータ回路の回路構成を示す回路図である。図6に示す回路では、カレントミラー回路を用いて、出力電流i= I1-I2 を実現し、出力電流を入力電圧に正確に比例させることを可能にしている。

[0007]

【発明が解決しようとする課題】しかし、従来の技術では、例えば、図6に示す電圧一電流コンバータ回路からも分かるように、回路要素として、N-MOSとP-M OSとを併用するため、電源電圧を高くしておく必要が

2

れる。

:

ある。さらに、その出力はシングル出力であるので、出力電流が他の回路への漏れ込む原因となり、回路動作に対して著しい妨害を与えてしまう結果となる。

【0008】上記の例からも分かるように、従来のMOSトランジスタ差動対回路による電圧一電流コンバータは、リニアリティを確保しようとすると高い利得が取れず、また、差動出力で構成できないために出力電流が他の回路や回路要素へリークする。よって、従来は、MOSトランジスタによる高周波リニア回路への応用が進んでいなかった。

【0009】本発明は、以上のような従来の電圧一電流コンパータ回路における問題点に鑑みてなされたものであり、少ない素子数でリニアリティが改善された高利得増幅器を実現して、低消費電力化とICチップ面積の縮小を図ることができる電圧一電流コンパータ回路及び高利得増幅回路を提供することを目的とする。

[0010]

【課題を解決するための手段】本発明では上記課題を解決するために、第1のMOSトランジスタ差動対回路のソース端子の各々にドレイン端子をそれぞれ接続した第2のMOSトランジスタ差動対回路と、前記第2のMOSトランジスタ差動対回路のソース間に接続した抵抗素子とを有し、前記第1のMOSトランジスタ差動対回路の互いに相対の強力を出力電流コンバータ回路において、前記第2のMOSトランジスタを動対回路の互いに相対な2ののMOSトランジスタの各々のゲートが、互いに相手側のMOSトランジスタのドレインに接続され、かつ前記2つのMOSトランジスタのソースが、それぞれ、電流源を介して接地されていることを特徴とする電圧一電流コンバータ回路が提供される。

【0011】また、本発明では上記課題を解決するために、第1のMOSトランジスタ差動対回路のソース端子の各々にドレイン端子をそれぞれ接続した第2のMOSトランジスタ差動対回路とを有し、前記第1のMOSトランジスタ差動対回路のゲート端子を入力電圧端子とし、ドレイン端子を出力電流端子とする電圧一電流コンバータ回路の互いに相補的な2ののMOSトランジスタのドレインに接続され、かつ前記2つのMOSトランジスタのドレインに接続され、かつ前記2つのMOSトランジスタのドレインに接続され、かつ前記2つのMOSトランジスタのドレインに接続され、かつ前記2つのMOSトランジスタのドレスが、それぞれ、抵抗素子を介して接地されていることを特徴とする電圧一電流コンバータ回路が提供される。

【0012】また、本発明では上記課題を解決するために、第1のMOSトランジスタ差動対回路と、前記第1のMOSトランジスタ差動対回路のソース端子の各々に第1の抵抗素子を介してドレイン端子をそれぞれ接続した第2のMOSトランジスタ差動対回路と、前記第2の

MOSトランジスタ差動対回路のソース間に接続した第2の抵抗素子と、前記第2のMOSトランジスタ差動対回路のドレイン間に接続したインピーダンス素子とを有し、前記第1のMOSトランジスタ差動対回路のゲート端子を入力電圧端子とし、ドレイン端子を出力電流端子とする高利得増幅回路において、前記第2のMOSトランジスタ差動対回路の互いに相補的な2つのMOSトランジスタの各々のゲートが、互いに相手側のMOSトランジスタのドレインに接続され、かつ前記2つのMOSトランジスタのドレインに接続され、かつ前記2つのMOSトランジスタのソースが、それぞれ、電流源を介して接地されていることを特徴とする高利得増幅回路が提供さ

4

【0013】さらに、本発明では上記課題を解決するために、第1のMOSトランジスタ差動対回路のソース端子の各々に第1の抵抗素子を介してドレイン端子をそれぞれ接続した第2のMOSトランジスタ差動対回路と、前記第2のMOSトランジスタ差動対回路のドレイン間に接続したインピーダンス素子とを有し、前記第1のMOSトランジスタ差動対回路のゲート端子をし、ドレイン端子を出力電流端子とする高利得増幅回路において、前記第2のMOSトランジスタの各々のゲートが、互いに相手側のMOSトランジスタのドレインに接続され、かつ前記2つのMOSトランジスタのソースが、それぞれ、第2の抵抗素子を介して接地されていることを特徴とする高利得増幅回路が提供される。

【0014】すなわち本発明は、まず、従属に接続された第1のMOSトランジスタ差動対回路と第2のMOSトランジスタ差動対回路を有し、上記第2のMOSトランジスタ差動対回路の各々のゲートを、互いに相手側のトランジスタのドレインに接続し、また、上記第2のMOSトランジスタ差動対回路のソース間に抵抗を接続し、差動信号入力を上記第1のMOSトランジスタ差動対回路のゲート間に入力し、出力電流をドレイン端子から取り出す電圧一電流コンバータ回路と、その等価回路を提供する。

【0015】次に、従属に接続された第1のMOSトランジスタ差動対回路と第2のMOSトランジスタ差動対回路のうち、上記第1のMOSトランジスタ差動対回路のソースと上記第2のMOSトランジスタ差動対回路のドレインとの間に、それぞれ第1の抵抗を接続し、また、上記第2のMOSトランジスタ差動対回路に対して上記第2のMOSトランジスタ差動対回路のコンダクタンスとして帰還されるように、上記第2のMOSトランジスタ差動対回路の各々のゲートを、互いに相手側のトランジスタのドレインに接続した負性インピーダンス帰還回路を設け、また、上記第2のMOSトランジスタ差動対回路のソース間に第2の抵抗を接続し、差動

信号入力を上記第1のMOSトランジスタ差動対回路の ゲート間に入力した高利得増幅回路、及びその等価回路 を提供する。

【0016】上記の高利得増幅回路においては、コンダ クタンスと、該コンダクタンスと大きさが等しくて極性 が逆であるコンダクタンスとが互いに相殺することによ り、従来に比して非常に大きなコンダクタンスを作り出 すことを可能にしており、これにより低消費電力の高利 得増幅回路を実現している。

【0017】従って、従来に比して少ない素子数で目的 の高利得を得ることが可能となり、回路のSN比などの 性能を向上させることができる。また、上記の正極性の コンダクタンスと負極性のコンダクタンスとの比を適度 にすることにより、従来に比して少ない素子数で良好な リニアリテイを有する電圧一電流コンバータ回路を実現 することができる。

【0018】さらに、その構成はシングルチャネルのみ の構成であるため、PチャネルとNチャネルとのマッチ ングを考慮する必要がなく、その分だけ回路のバラツキ 要因が減ることになり、設計の自由度が向上すると共 に、低電圧動作に有利である。

【0019】結果として、低電圧動作に十分に対応可能 であり、少ない素子数でリニアリティの良好な高利得増 幅回路を実現することが可能となり、しかも、低消費電 カ、ICチップ面積の縮小が期待できるので、ICコス ト、製造コストの大幅な削減が可能である。

[0020]

【発明の実施の形態】以下、本発明の実施の形態を図面 を参照して説明する。図1は、本発明の実施の形態に係 る電圧-電流コンバータ回路の回路構成を示す回路図で 30 ある。

【0021】本実施の形態に係る電圧-電流コンバータ 回路は、第1のMOSトランジスタ差動対回路 (以下、

「MOS差動対」と略称する)に含まれるMOSトラン ジスタM1, M2と、第2のMOS差動対をなすMOS トランジスタM3, M4と、上記の第2のMOS差動対 のソース間に接続した抵抗 (2 R 1) を有する。

【0022】MOSトランジスタM1, M2のゲートに は、それぞれVin,-Vinが入力電圧として印加される。M OSトランジスタM1のソースは、MOSトランジスタ M3のドレインに接続され、MOSトランジスタM2の ソースは、MOSトランジスタM4のドレインに接続さ れる。また、MOSトランジスタM3のゲートは、MO SトランジスタM4のドレインに接続され、MOSトラ ンジスタM4のゲートは、MOSトランジスタM3のド レインに接続される。

【0023】抵抗 (2R1) は、MOSトランジスタM 3、M4のソース間に接続される。MOSトランジスタ M3のソースは、直流電流源IOを介して接地され、M

介して接地される。

【0024】以下、本実施の形態に係る電圧-電流コン バータ回路の動作を説明する。今、MOSトランジスタ M1, M2, M3, M4のドレイン電流係数、及び、し きい値はすべて等しく、それぞれM, Vthであるものとす る。また、しきい値Vthが等しくなるようにするため、 全てのMOSトランジスタのバックゲートは、そのMO Sトランジスタ自身のソースに接続する。

6

【0025】一般に、飽和領域におけるドレイン電流 は、トランジスタのドレイン電流のピンチオフ電圧以降 のVdsの増加に伴った上昇率(すなわち飽和領域におけ るドレイン電流のアーリー係数)をえとおいて、後述す る(2)式に示すように、MOSトランジスタMI, M 3のゲートとソース間電圧Vgsの2乗となり、このこと がMOSトランジスタの線形動作の最大の障害となって いる。

【0026】上記のドレイン電流は、Vgsの2乗に比例 するため、これをどうにかしてVgsの1次に比例する式 に変換することがリニアリティの改善につながることは 20 明らかである。

【0027】そこで、まず、着目されるのは、後述する (3) 式に示すような公式である。共通ソースを有する MOS差動対において、後述する(3)式に示すような 公式を応用し、X=Ve+Vin,Y=Ve-Vinとおいて、さらに共 通ソースの電位をVsとおくこととする。同時に、MOS トランジスタのしきい値をVthとおいた(2)式を用い て(3)式に代入すると、後述する(4)式に示すよう に、ドレイン電流I1とI2との差は、vinの1次の関数と して表現されることが分かる。

【0028】従って、ドレイン電流I1とI2との差(I1-I 2)を回路的に作り出せばよいわけである。従来、これを 実現するためには、前述の図6に示すように、カレント ミラー回路が用いられてきた。

【0029】前述の図6からも分かるように、カレント ミラー回路を用いる方式では、N-MOSとP-MOS とを併用する必要があり、その出力はシングルとなるの で、電源電圧の増加を促し、しかも、入力信号を差動信 号のまま扱えないので、周波数の増加と共にクロストー クなど回路全体に与える悪影響の要因となっていた。

【0030】しかしながら、回路のリニアリティを向上 ·するという点に関しては、ドレイン電流I1とI2との差を 作り出す方法は、一つの有効な手段であるため、これを 他の方法で実現したものが図1に示す回路である。

【0031】後述するように、全てのトランジスタの、 ドレイン電流のピンチオフ電圧以降のVdsの増加に伴っ た上昇率(すなわち飽和領域におけるドレイン電流のア ーリー係数) をんとおき、さらに、トランジスタ以外へ の漏れ電流がないと考えて、順次に式を解くと、結果と して、(7)式に示されるように、Vin=i×R1となるこ OSトランジスタM4のソースも、同じく電流源IOを 50 とが分かる。従って、MOSトランジスタM1, M2,

M3, M4及び抵抗(2R1)から構成される差動型の V-Iコンバータ回路の出力電流は、(8) 式に示すよ うに、入力電圧Vin に比例した線形特性を持つ。従っ て、ここに、リニアリティの改善を実現した電圧一電流 コンバータ回路が、N-MOSトランジスタのみを使用 して実現できることが示された。

【0032】図2は、本発明の実施の形態に係る電圧ー 電流コンバータ回路の他の回路構成を示す回路図であ る。図2に示すように、MOSトランジスタM3, M4 のソースを、抵抗R1を通して、それぞれ接地してもよ い。なお、上記の抵抗R1は、上記の抵抗(2R1)の 半分の抵抗値とすることができる。

【0033】図2に示す電圧一電流コンパータ回路は、 図1に示す電圧-電流コンバータ回路の等価回路であ る。なお、本実施の形態に係る電圧-電流コンバータ回 路は、便宜上、N-MOSのみで構成したが、これはP -MOSのみでも全く同じように構成できることは自明 である。その意味から、本回路は、今後、Single-Chann el MOS (S-MOS) と呼称されるべきである。ま た、本実施の形態に係る電圧ー電流コンバータ回路の動 作特性の解明に使用する後述の各数式においては、MO Sトランジスタの飽和領域におけるドレイン電流のMO Sトランジスタ以外への漏れがない場合、トランジスタ M1, M3を流れる電流は等しく、その場合ゲートとソ ース間電圧であるVgsは等しいと仮定しているが、該仮 定は、MOSトランジスタM2,M4についても同様で ある。

【0034】図3は、本発明の実施の形態に係る電圧-電流コンバータ回路を含む高利得増幅回路の回路構成を 示す回路図である。本発明の実施の形態に係る高利得増 30 成できることは自明である。 幅回路は、図1に示すリニアリティ改善を実現した電圧 -電流コンパータ回路のMOSトランジスタM1のソー スとM3のドレインとの問に抵抗R2を追加挿入し、同 様に、MOSトランジスタM2のソースとMOSトラン ジスタM4のドレインとの間にも抵抗R2を挿入し、M OSトランジスタM3, M4のドレイン間にあるインピ ーダンス(22)を接続した回路構成を含む。

【0035】MOSトランジスタM3、M4のゲートの 戻りと、ソースの接地に関しては、図1に示す電圧一電 流コンパータ回路と全く同一である。すべてのトランジ 40 【数1】

Ild=I0+M/2× $\sqrt{(210 \times \lambda/M-(Vin \times \lambda/2)^2)}$ ×Vin,

I2=I0-M/2× $\sqrt{(210 \times \lambda/M-(Vin \times \lambda/2)^2)} \times Vin \cdot \cdot \cdot \cdot \cdot (1)$

飽和領域におけるドレイン電流Idの一般式は、下記の

【数2】

(2) 式で与えられる。

今、X=Ve+Vin, Y=Ve-Vinとし、Vsを共通ソース電位と 式を得る。 し、I1を $I1=M/2 \times (Ve+Vin-Vs-Vth)^2 \times \lambda とし、<math>I2$ をI2=M

公式を援用して、(I1-I2)を計算すると、下記の(4)

[0043]

【数3】

スタのドレイン電流のピンチオフ電圧以降のVdsの増加 に伴った上昇率を入とおき、さらに、MOSトランジス タ以外への漏れ電流がないと考えると、MOSトランジ スタM1, M3を流れる電流は等しく、その場合、ゲー トとソース間電圧Vgsは等しいと考え、これはMOSト ランジスタM2, M4についても同様であると考えて、 後述するように数式を順次に導くと、最終的には、出力 VOは、式(9)に示す値を取る。

【0036】この時、(1/gm1+R1)=K×(1/gm2+R2)とお き、該数式で、R1とR2および、gml とgm2 とが限り無く 接近した値であればK=1となり、その出力はインピーダ ンス Z と (1/gm2+R2)との比となり、仮にインピーダンス 乙が開放状態であれば非常に大きな値となることが分か る。しかし、ここで一つだけ条件をつける必要がある。 その条件はK>1である。仮にインピーダンス (2Z) が 容量性である場合、回路のラッチアップの原因となるか ちである。以上に示したように、出力は入力に比例した 線形動作特性を示し、S-MOSのみで実現されること が分かる。

【0037】図4は、本発明の実施の形態に係る電圧-電流コンバータ回路を含む高利得増幅回路の回路構成を 示す回路図である。図4に示すように、MOSトランジ スタM3, M4のソースを、抵抗R1を通して、それぞ れ接地してもよい。なお、上記の抵抗R1は、上記の抵 抗(2R1)の半分の抵抗値とすることができる。

【0038】図4に示す髙利得増幅回路は、図3に示す 高利得増幅回路の等価回路である。なお、本実施の形態 に係る高利得増幅回路は、便宜上、N-MOSのみで構 成したが、これはP-MOSのみでも全く同じように構

【0039】 (数式に係る説明) 以下、本実施の形態に 係る電圧一電流コンバータ回路の動作特性を、下記の一 連の数式を参照して説明する。

【0040】まず、図5に示す、従来のMOS差動対回 路を含む電圧一電流コンパータ回路において、Idをドレ イン電流、Mをドレイン電流係数、λを飽和領域におけ るドレイン電流のアーリー係数とすると、下記の(1) 式が成立する。

[0041]

[0042]

9

[0044]

【数4】

次に、図1に示す本実施の形態に係る電圧一電流コンバータ回路において、M1とM3とを流れる電流は等しく、これをI1とおき、M2とM4とを流れる電流は等しく、これをI2とおくことにする。

【0045】さらに、トランジスタM4のG-S間電圧をVgs4とおき、トランジスタM3のG-S間電圧をVgs3

とおくと、2Vin'=Vgs4+i×2R1-Vgs3が成立する。しかるに、上記の数式 (2) より、Vgs4=√(2I2/M/λ)+Vth、Vgs3=√(2I/M/λ)·Vthであるから、下記の (5) 式が成立する。

10

[0046]

【数 5 】

 $2Vin' = \sqrt{(2I2/M/\lambda) + Vth + i \times 2R1 - \sqrt{(2I1/M/\lambda) + Vth}}$

さらに、図1に示す電圧-電流コンバータ回路において、トランジスタM1のG-S間電圧をVgs1、トランジスタM2のG-S間電圧をVgs2と置いた場合、下記の

(6) 式が成立する。

[0047]

【数6】

2Vin=Vgs1+2Vin'-Vgs2

 $= \sqrt{(2I1/M/\lambda) + V th + 2V in I} - \sqrt{(2I2/M/\lambda) - V th}$ $= \sqrt{(2I1/M/\lambda) + 2V in' - \sqrt{(2I2/M/\lambda)}}$

上記の数式 (5), (6) より、2Vin=-2Vin'+i×2R1+2 Vin'となる。

【0049】

20

【0048】故に、下記の(7)式が成立する。

 $Vin=i \times R1$,

故に、I1=I0-i, I2=I0+iであるから、下記の (8) 式を 得る。

[0050]

[0052]

【数8】

【数9】

I1=I0-Vin/R1,

図3に示す高利得増幅回路において、(Vin-VO)/(1/gm2+R2)=VO/Z-VO /(1/gm1+R1)である。

【0051】故に、最終的に、下記の(9)式を得る。

但し、(9) 式を得るに際して、トランジスタM1, M3のコンダクタンスを等しくgm2とし、トランジスタM2, M4のコンダクタンスを等しくgm2としている。また、gm=gm1=gm2, R1=R2=Rであるとし、さらに、Kの定義として、1/gm1+R1=K×(1/gm2+R2)であるとしている。【0053】従って、(9) 式から、回路のラッチアップを防ぐための条件は、K>1 であることが分かる。

[0054]

【発明の効果】以上説明した本発明によれば、従来、PーMOSとN-MOSの2つのChannelの組み合わせによって実現していた高利得獲得とリニアリティの改善が、Single-Channelで実現できることになり、トランジスタの特性のバラツキの中でも最も手に負えないChanne 1間のバラツキを考慮せずに済むため、差動入力、差動出力を有する高利得増幅回路を実現することが可能となり、従来のように、徒に、帰還を用いて回路のバランスを保つような工夫を施す必要が無くなる。

【0055】また、N-ChannelあるいはP-Channelの1-Channelのみの構成によるため、低電源電圧環境での動作に適している。また、電流コンダクタンスを相殺する方

式の採用により、アンプのゲインを従来に比して飛躍的 に上げることが可能となる。

【0056】また、従来に比して少ない素子数と少ないアンプの段数で目的のゲインを達成できるため、SN比など回路の性能が大幅に向上すると共に低消費電力となる。また、差動入力の差動出力で回路を構成できることは、同時に、SN比などの回路特性をさらに大幅に向上させることになる。

【0057】上記の利点を纏めると、商品の性能向上、40 製造コストの削減、回路の基板面積縮小などの効用をもたらす。また、従来実現できなかったような高利得アンプを作り出すことにより、その応用範囲が広がり、例えば、リミッタAMP、PLL、AM-DET、FM-DET、FILTER、AGC-AMPなどに利用可能となる。

【図面の簡単な説明】

【図1】本発明の実施の形態に係る電圧-電流コンバータ回路の回路構成を示す回路図である。

【図2】本発明の実施の形態に係る電圧-電流コンパー 50 夕回路の他の回路構成を示す回路図である。


(4

11


【図3】本発明の実施の形態に係る電圧-電流コンバータ回路を含む高利得増幅回路の回路構成を示す回路図である。

【図4】本発明の実施の形態に係る電圧-電流コンバータ回路を含む高利得増幅回路の回路構成を示す回路図である。

【図5】従来のMOSトランジスタ差動対回路を含む電 圧一電流コンバータ回路の回路構成を示す回路図であ る。



【図5】




【図6】従来のリニアリティ改善を意図したMOSトランジスタ差動対回路を含む電圧-電流コンバータ回路の回路構成を示す回路図である。


12


【符号の説明】


I0……電流源、I1, I2 ……出力電流(ドレイン電流)、M1, M2, M3, M4……MOSトランジスタ、Vin,]Vin……入力電圧、R2, 2R1……抵抗、2Z……インピーダンス

【図2】









フロントページの続き

Fターム(参考) 5J066 AA01 AA12 CA21 CA36 CA92 FA08 HA10 HA17 HA25 KA05

KA09 KA17 MA00 MA21 ND01

ND11 PD02

5J090 AA01 AA12 CA21 CA36 CA92

FA08 GN02 HA10 HA17 HA25

KA05 KA09 KA17 MA00 MA21

5J091 AA00 AA12 CA21 CA36 CA92

FA08 HA10 HA17 HA25 KA05

KA09 KA17 MA00 MA21